

(11)Publication number:

2000-134045

(43)Date of publication of application: 12.05.2000

(51)Int.Cl.

H03F 3/34

H03F 1/32

(21)Application number: 10-306771

(71)Applicant:

TEXAS INSTR JAPAN LTD

(22)Date of filing:


28.10.1998

(72)Inventor: FUKUI EIZO

(54) VOLTAGE-TO-CURRENT CONVERSION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance linearity of the voltage-to-current conversion circuit that supplies a current in proportion to an input voltage. SOLUTION: This voltage-to-current conversion circuit has an operational amplifier circuit 10, a bipolar transistor(TR) Q1, a resistor R0, a current mirror type constant current source circuit 20, a negative feedback signal line 30 that negatively feeds back a potential of a node N1 to the operational amplifier circuit 10, and a voltage correcting circuit 40. Then the current mirror type constant current source circuit 20 outputs an output current lout proportional to an input voltage Vi applied to the operational amplifier 10. The voltage correcting circuit 40 applies a correcting voltage to improve deterioration in the linearity of the voltage-to-current conversion circuit attended on deviation in a voltage V0 at the node N1 from a specified voltage to the operational amplifier circuit 10.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-134045 ~ (P2000-134045A)

(43)公開日 平成12年5月12日(2000.5.12)

(51) Int.Cl.'
H 0 3 F 3/34
1/32

識別記号

FΙ

テーマコード(参考)

H 0 3 F 3/34 1/32 C 5 J 0 9 0 5 J 0 9 1

審査請求 未請求 請求項の数4 OL (全 7 頁)

(21)出願番号

特願平10-306771

(22)出願日

平成10年10月28日(1998.10.28)

(71)出顧人 390020248

日本テキサス・インスツルメンツ株式会社

東京都新宿区西新宿六丁目24番1号

(72)発明者 福井 栄蔵

大分県速見郡日出町大字川崎字高尾4260番

地 日本テキサス・インスツルメンツ株式

会社内

(74)代理人 100094053

弁理士 佐藤 隆久


最終頁に続く

(54) 【発明の名称】 電圧・電流変換回路

(57)【要約】

【課題】 電圧に比例した電流を供給する電圧・電流変換回路におけるリニアリティ(直線性)を改善する。

【解決手段】 電圧・電流変換回路は、演算増幅回路10と、バイポーラトランジスタQ1と、抵抗器R0と、カレントミラー型定電流源回路20と、ノードN1の電位を演算増幅回路10に負帰還させる負帰還用信号線30と、電圧補正用回路40とを有し、演算増幅回路10に印加した入力電圧Viに比例した出力電流Ioutをカレントミラー型定電流源回路20から出力する。電圧補正用回路40は、ノードN1の電圧V0が規定の電圧からずれることに伴う電圧・電流変換回路の直線性の低下を改善する補正用電圧を演算増幅回路10に印加する。



1

【特許請求の範囲】

【請求項1】第1の電源端子に接続されており、第1の 電流供給端子に供給する電流に応じた電流を第2の電流 供給端子に供給する電流源回路と、

上記第1の電流供給端子と第1のノードとの間に接続さ れている第1のトランジスタと、

上記第1のノードと第2の電源端子との間に接続されて いる第1の抵抗素子と、

一方の入力端子に入力電圧が印加され、他方の入力端子 が上記第1のノードに接続されており、出力端子が上記 10 第1のトランジスタの制御端子に接続されている演算増 幅回路と、

上記第1のノードの電圧を補正する補正回路と、

を有する電圧・電流変換回路。

【請求項2】上記補正回路は、第3の電源端子と第4の 電源端子との間に直列に接続されている第2のトランジ スタ及び第2の抵抗素子と、上記第1のノードと上記第 4の電源端子との間に直列に接続されている第3の抵抗 素子及び第3のトランジスタとを含み、上記第2のトラ ンジスタの制御素子に基準電圧が印加されており、上記 20 第3のトランジスタの制御端子が上記第2のトランジス タと第2の抵抗素子との接続中点に接続されている請求 項1に記載の電圧・電流変換回路。

【請求項3】上記基準電圧を上記入力電圧に応じて制御 する基準電圧制御回路を有する請求項2に記載の電圧・ 電流変換回路。

【請求項4】上記第1及び第3の電源端子に電源電圧が 印加されており、上記第2及び第4の電源端子に接地電 位が印加されており、上記電流源回路は複数のトランジ スタで構成されるカレントミラー型の電流源回路であ り、上記第1及び第2のトランジスタはNPN型のバイ ポーラトランジスタであり、上記第3のトランジスタは PNP型のバイポーラトランジスタであり、上記一方の 入力端子は非反転入力端子であり、上記他方の入力端子 は反転入力端子である請求項2又は請求項3に記載の電 圧・電流変換回路。

【発明の詳細な説明】

[0001]

 $I_F = V_i / R_0$

ただし、IFは演算増幅回路10の出力端子から抵抗器 R Oに流れる電流であり、Vi は演算増幅回路10に印 加される入力電圧であり、R₀ は抵抗器R₀の抵抗値で ある。

【0006】この例において、電流IFは、第1のバイ ポーラトランジスタQ1のエミッタから第1の抵抗器R

 $IR_0 = Vi /R_0$

 $I_b + h_{FE} \times I_b$

 I_b $(1+h_{FE})$

ただし、hfEはトランジスタQ1の電流増幅率である。 【0008】第1のバイポーラトランジスタQ1のコレ 50 ントミラー型定電流源回路20は、カレントミラー型定

2

【発明の属する技術分野】本発明は電圧に比例した電流 を供給する電圧・電流変換回路に関するものであり、特 に、リニアリティ(直線性)を改善した電圧・電流変換 回路に関する。

[0002]

【従来の技術】電圧・電流変換回路は種々の分野で利用 されている。そのような電圧・電流変換回路の用途の1 つとして、レーザダイオードのドライバ回路が知られて いる。

【0003】図4はそのようなレーザダイオードのドラ イバ回路に用いられる従来の電圧・電流変換回路の回路 図である。図4に図解した電圧・電流変換回路1は、演 算増幅回路10と、第1のバイポーラトランジスタQ1 と、この第1のバイポーラトランジスタQ1のコレクタ に接続されたカレントミラー型定電流源回路20と、第 1のバイポーラトランジスタQ1のエミッタに接続され た第1の抵抗器R0と、第1のバイポーラトランジスタ Q1のエミッタと第1の抵抗器R0との接続点である第 1のノードN1における電圧を演算増幅回路10の反転 (一)入力端子に負帰還する負帰還用信号線30とを有 する。演算増幅回路10の第1の入力端子としての非反 転(+)入力端子には、変換の対象となる入力電圧Vi が印加されている。

【0004】演算増幅回路10を用いた電圧・電流変換 回路の基本動作原理を述べる。演算増幅回路10は、非 反転(+)入力端子に印加された変換の対象となる入力 電圧Viと、負帰還用信号線30から演算増幅回路10 の反転(一)入力端子に負帰還されるノードN1の電圧 V_0 との電圧差 $\Delta V = V_1 - V_0$ が 0 になるように演算 30 増幅回路10の出力端子から第1のバイポーラトランジ スタQ1のベースにベース電流 In を出力する。このベ ース電流 Ib に応じて第1のバイポーラトランジスタQ 1のエミッタ電流 Ie が第1の抵抗器R0に流れて、ノ ードN1に電圧Vo を発生する。演算増幅回路10の出 力端子から第1のバイポーラトランジスタQ1を介して 抵抗器ROに流れる電流IFは下記式で示される。

[0005]

· · (1)

0に流れる電流 IR0 (または第1のバイポーラトラン ジスタQ1のエミッタ電流 Ie) に等しい。すなわち、 $I_F = IR_0 = I_e$ である。よって、下記式2が成立す る。

[0007]

· · (2)

クタに一定の電流(コレクタ電流 Ic) を供給するカレ

3

電流源回路の基本特性として、第1のバイポーラトラン ジスタQ1のコレクタに流す電流(これをコレクタ電流 という) I C と等しい出力電流 I out を、他方の出力端 子から出力する。この出力電流 Iout が入力電圧 Vi を

 $I_{out} = I_C = h_{FE} \times I_b$

【0010】式1~3から下記式が得られる。

 $I_{out} = (Vi / R_0) \times (h_{FE} / (1 + h_{FE}))$

【0012】このように、図4の電圧・電流変換回路に よれば入力電圧Viに比例した出力電流 Iout が得られ 10 とく規定できる。 る。

 $I_{out} = I_S (1 + V_{ce}/V_{EA}) e x p (V_{be}/V_{th})$

ただしは IS はトランジスタQ1の接合飽和電流であ り、VceはトランジスタQ1のコレクタ・エミッタ間の 電圧であり、VEAはトランジスタQ1のアーリー(Ea rly)電圧であり、VbeはトランジスタQ1のベース ・エミッタ間の電圧であり、VthはトランジスタQ1の しきい値電圧Vthである。

[0015]

【発明が解決しようとする課題】しかしながら、実験に よれば、図4に図解した電圧・電流変換回路の電圧・電 流の直線性(リニアリティ)は、図2に示すように、曲 線CV3となり、理想的な直線性を示す曲線CV1の特 性とはならない。なお、曲線CV1は特性の低下(劣 化)のない、換言すれば、直線性が完全な、理想的な電 圧・電流変換回路の特性であり、入力電圧Vi と出力電 流 Iout とが完全に比例し、直線性を示している。

【0016】電圧・電流変換回路の特性に直線性がない 場合、たとえば、そのような電圧・電流変換回路をレー ザダイオードのドライバ回路に使用したとき、希望する レーザの発光特性が得られないという問題に遭遇する。 上述した例示においては、特に、入力電圧Vi の増加に 伴う特性の劣化が大きい。したがって、図4の電圧・電 流変換回路をレーザダイオードのドライバ回路として使 用すると、高い電圧を印加したときのレーザの出力特性 が希望する値にならない。

【0017】本発明の目的は、直線性に優れ、長時間安 定に動作可能な電圧・電流変換回路を提供することにあ る。換言すれば、本発明は、電圧・電流変換回路の直線 性を向上することを目的とする。

[0018]

【課題を解決するための手段】本願発明者が、図4を参 照して述べた電圧・電流変換回路の直線性の低下(また は理想的な特性からのずれ、劣化)を考察したところ、 その原因が下記になることを見いだした。入力電圧Vi が変化するとノードN1の電圧Vo も変化し、トランジ スタQ1のコレクタ・エミッタ電圧Vceが変化する。そ の結果、式5から明らかなように、出力電流 Iout がず れて電圧・電流変換回路の直線性が低下する。すなわ ち、トランジスタQ1のコレクタ・エミッタ電圧Vceが 変換した電流となる。なお、コレクタ電流 Ic は、エミ ッタ電流 Ie と同様、IC = hFE×Ib として規定さ れる。すなわち、下記式で表される。

[0009]

 $\cdot \cdot (3)$

[0011]

· · (4)

【0013】なお、出力電流 I out は式3から下記のご

[0014]

· · (5)

低下するとトランジスタQ1の空乏層が広がる。特にバ イポーラトランジスタQ1はベース幅が狭いのでコレク タ電流 Ic も減少する。カレントミラー型定電流源回路 20からはコレクタ電流ICと同じ出力電流Ioutが出 力されるから、コレクタ電流 Ic の低下にともなって出 力電流 Iout が低下する。本願発明者は、上述したノー ドN1における電圧Vo の低下を補正する電圧補正用回 路を付加して、電圧・電流変換回路の直線性を改善する という構想のもとに本願発明を考案した。

【0019】したがって、本発明によれば、第1の電源 端子に接続されており、第1の電流供給端子に供給する 電流に応じた電流を第2の電流供給端子に供給する電流 源回路と、上記第1の電流供給端子と第1のノードとの 間に接続されている第1のトランジスタと、上記第1の ノードと第2の電源端子との間に接続されている第1の 抵抗素子と、一方の入力端子に入力電圧が印加され、他 方の入力端子が上記第1のノードに接続されており、出 力端子が上記第1のトランジスタの制御端子に接続され ている演算増幅回路と、上記第1のノードの電圧を補正 する補正回路とを有する電圧・電流変換回路が提供され

【0020】特定的には、上記補正回路は、第3の電源 端子と第4の電源端子との間に直列に接続されている第 2のトランジスタ及び第2の抵抗素子と、上記第1のノ ードと上記第4の電源端子との間に直列に接続されてい る第3の抵抗素子及び第3のトランジスタとを含み、上 記第2のトランジスタの制御素子に基準電圧が印加され 40 ており、上記第3のトランジスタの制御端子が上記第2 のトランジスタと第2の抵抗素子との接続中点に接続さ れている。

【0021】好適には、上記基準電圧を上記入力電圧に 応じて制御する基準電圧制御回路を有する。

【0022】更に、好適には、上記第1及び第3の電源 端子に電源電圧が印加されており、上記第2及び第4の 電源端子に接地電位が印加されており、上記電流源回路 は複数のトランジスタで構成されるカレントミラー型の 電流源回路であり、上記第1及び第2のトランジスタは 50 NPN型のバイポーラトランジスタであり、上記第3の

トランジスタはPNP型のバイポーラトランジスタであ り、上記一方の入力端子は非反転入力端子であり、上記 他方の入力端子は反転入力端子である。

[0023]

【発明の実施の形態】第1の実施の形態

本発明の電圧・電流変換回路の第1の実施の形態の電圧 ・電流変換回路を図1を参照して述べる。図1に図解し た電圧・電流変換回路は図3に図解した電圧・電流変換 回路と類似するが、図4に図解した回路に電圧補正用回 路40が付加されている。

【0024】図1に図解した電圧・電流変換回路1Aは、演算増幅回路10と、電流変換用トランジスタとしてのNPN型バイポーラトランジスタ(以下、第1のトランジスタと呼ぶ)Q1と、この第1のバイポーラトランジスタQ1のコレクタに接続されたカレントミラー型定電流源回路20と、第1のバイポーラトランジスタQ1のエミッタに接続された電流・電圧変換用抵抗器としての第1の抵抗器(又は抵抗素子)R0と、第1のバイポーラトランジスタQ1のエミッタと第1の抵抗器R0との接続点である第1のノードN1における電圧を演算増幅回路10の反転入力端子に入力する負帰還用信号線30と、電圧補正用回路40を有する。演算増幅回路10の第1の入力端子としての非反転入力端子には、変換の対象となる入力電圧Viが印加されている。

【0025】カレントミラー型定電流源回路20は、3個のPNP型バイポーラトランジスタを用いた公知の回路構成をしており、電源電圧源Vccから電圧を供給されて、第1の出力端子から第1のバイポーラトランジスタQ1のコレクタに一定の電流を供給するように、図解のごとく接続されている。カレントミラー型定電流源回路20の動作原理から、第1のバイポーラトランジスタQ1のコレクタに流れる電流(コレクタ電流IC)と同じ値の電流が出力電流Ioutとして出力される。

【0026】図1に図解した電圧・電流変換回路1A は、基本的には、図4を参照して述べた電圧・電流変換 回路1と同様であるが、電圧補正用回路40を付加した ことが異なるので、下記の記述は特に、電圧補正用回路 40を付加した内容に言及する。

【0027】電圧補正用回路40は、補正用基準電圧Vrefがベースに印加されたNPN型バイポーラトランジスタ(以下、第2のトランジスタという)Q2と、第2のトランジスタQ2のエミッタに一端が接続された第2の抵抗器R2と、第2のトランジスタQ2のエミッタと第2の抵抗器R2との接続点(ノードN2)にベースが接続されたPNP型バイポーラトランジスタ(以下、第3のトランジスタという)Q3と、第3のトランジスタQ3のエミッタに一端が接続され他端が演算増幅回路10の反転入力端子と負帰還用信号線30との接続点(ノードN3)に接続された第3の抵抗器R3とを有する。第2のトランジスタQ2のコレクタには電源電圧Vccが

6 印加され、第2の抵抗器R2の他端と第3のトランジス タQ3のコレクタが共通接続されて接地されている。

【0028】電圧補正用回路40の動作を述べる。電圧 補正用回路40において、第2のトランジスタQ2のベ ースに補正用基準電圧V_{ref} が印加されると第2のトラ ンジスタQ2の電流増幅率hFE(Q2)に応じたエミッ タ電流 Ie (Q2) が流れる。よって、第2の抵抗器R 2において電圧降下 $V_{drop}(R_2) = I_e(Q_2) \times R$ 2 (R2 は第2の抵抗器R2の抵抗値である)が発生す る。この電圧降下Vdrop(R2)によるノードN2の電 圧が第3のトランジスタQ3のベースに印加されて第3 のトランジスタQ3には、第3のトランジスタQ3 の電 流増幅率 h FE (Q3) に応じたエミッタ電流 I e (Q 3) が第3の抵抗器R3に流れる。よって、第3の抵抗 器R3において電圧降下 V_{drop} (R3) = Ie (Q3) ×R3 (R3 は第3の抵抗器R3の抵抗値である)が発 生する。その結果、ノードN3から第3のトランジスタ Q3のエミッタに向かって電流iが流れる。

【0029】電流iの発生は、負帰還用信号線30を介 して演算増幅回路10の反転入力端子に負帰還されてい たノードN1の電位 V_0 を電圧降下 V_{drop} (R₃) = I e (Q3) × R3 だけ低下させることを意味する。その 結果、図4を図解した述べた演算増幅回路10の反転入 力端子への負帰還電圧Voより低い電圧(Vo-Vdrop (R3))が、図1の演算増幅回路10の演算増幅回路 10の反転入力端子へ負帰還される。その結果、演算増 幅回路10における2つの入力電圧の差=Vi - (V_0 -V_{drop}(R₃))は、図4に図解した電圧差=Vi-Vo よりは大きくなり、図1における第1のバイポーラ トランジスタQ1のベース電流 Ib は図4に図解した第 1のバイポーラトランジスタQ1のベース電流 Ib より 大きくなる。この第1のバイポーラトランジスタQ1の ベース電流 Ib の増加は第1のバイポーラトランジスタ Q1のコレクタ電流 Ic の増加となる。その結果、カレ ントミラー型定電流源回路20の他方の出力端子から出 力される出力電流 Iout も第1のバイポーラトランジス タQ1のコレクタ電流 Ic に増加にともなって増加す る。その結果、図1の電圧・電流変換回路1Aの出力電 流 Iout は、図2の曲線CV3に図解した直線性の低下 40 が改善されて、理想的な特性曲線CV1に接近する。

【0030】電圧補正用回路40を付加した上述の動作を除く電圧・電流変換回路1Aの基本事項は、図4を参照して述べた事項と同様である。すなわち、電圧補正用回路40を付加する前の、図4に図解した電圧・電流変換回路1の動作原理は図1に図解した電圧・電流変換回路1Aにも適用されるから、図1に図解した電圧・電流変換回路1Aも基本的には、上述した式1~5に基づいて、演算増幅回路10の非反転入力端子に印加される入力電圧Viに応じた出力電流Ioutをカレントミラー型定電流源回路20の第2の出力端子から出力する。ただ

(5)

8

し、図1の電圧・電流変換回路1Aにおいては、上述したように、電圧補正用回路40を付加したことによる、 直線性の改善が図られている。

【0031】実験例

図1の電圧・電流変換回路1Aにおいて、第1の抵抗器R0の抵抗値R $_0$ =150 $_{\Omega}$ 、第2の抵抗器R2の抵抗値R $_2$ =20K $_{\Omega}$ 、第3の抵抗器R3の抵抗循R $_3$ =400K $_{\Omega}$ 、電源電圧 $_{Cc}$ =5 $_{V}$ 、補正用基準電圧 $_{Vref}$ =1.5 $_{V}$ (入力電圧 $_{Vi}$ の範囲のほぼ中間値で固定)とした場合のシミュレーション結果を図2の曲線CV2に示す。本実施の形態に基づく実験値の曲線CV2は、理想的な特性曲線CV1に接近しており、図4の電圧・電流変換回路1の場合の特性曲線CV3に比較して、直線性が相当改善されている。

【0032】図1の図解した電圧・電流変換回路1Aを集積回路として実現した場合、演算増幅回路10、カレントミラー型定電流源回路20、電圧補正用回路40の第2のトランジスタQ2および第3のトランジスタQ3はIC回路内に収容されるが、第1の抵抗器R0と、第2の抵抗器R2と、第3の抵抗器R3とは、ICパッケージの外部に設けることが望ましい。

【0033】第2実施の形態

図3に本発明の第2の実施の形態の電圧・電流変換回路 1Bを図解する。電圧・電流変換回路1Bは、図1に図解した電圧・電流変換回路1Aに電圧補正用電圧発生回路50を付加したものである。電圧補正用電圧発生回路50は、演算増幅回路10に印加される入力電圧Viに応じて、電圧補正用回路40の第2のトランジスタQ2のベースに印加される補正用基準電圧V_{ref}を変化させる回路である。

【0034】図1に図解した電圧・電流変換回路1Aにおいては、上記実験例の曲線CV2として例示したように、補正用基準電圧 V_{ref} を1.5Vに固定したので、補正用基準電圧 V_{ref} から離れるに従い、理想的な特性曲線CV1からずれてくる。図2に図解した例で、入力電圧Viが補正用基準電圧 V_{ref} より低い領域では理想的な特性からのずれは無視できる程度に小さく、入力電圧Viが補正用基準電圧 V_{ref} より相当高くなると理想的な特性からのずれは大きくなる。電圧補正用電圧発生回路50は上述した補正用基準電圧 V_{ref} を固定したことに起因する補正の限界を改善するため、入力電圧Viの大きさに応じて第2のトランジスタQ2のベースに印加する補正用基準電 EV_{ref} を変化させる。

【0035】本例においては、入力電圧Viが低い領域では理想的な特性曲線とのずれは少ないので、入力電圧Viが所定値、たとえば、1.5V以上のとき、入力電圧Viの増加に従い補正用基準電圧Vrefを幾分高める。もちろん、入力電圧Viの全範囲について補正を行うこともできる。このように電圧補正用電圧発生回路50を設けることにより、図3の電圧・電流変換回路1B

は、図2の理想的な特性曲線CV1の特性に非常に接近 した直線性を有する電圧・電流変換を行うことができる。

【0036】本発明の電圧・電流変換回路の第2の実施の形態によれば、図2の曲線CV1とほぼ同じ直線性の電圧・電流変換特性を得ることができる。

【0037】本発明の電圧・電流変換回路の実施に際しては、上述した実施の形態として述べた回路構成に限らず、種々の変形態様をとることができる。たとえば、第101のバイポーラトランジスタQ1、第2のトランジスタQ2、第3のトランジスタQ3の導電性を図解のものと逆にすることもできる。たとえば、第1のトランジスタQ1としてNPN型からPNP型に、第2のトランジスタQ2としてNPN型からPNP型に、第3のトランジスタQ3としてPNP型からNPN型に変えることもできる。

【0038】図1、図3には、入力電圧Viを演算増幅 回路10の非反転入力端子に印加する例を述べたが、入 力電圧Viを反転入力端子に印加し、負帰還用信号線3 0 0からの電圧を非反転入力端子に印加するようにしても よい。

【0039】上述した例示は、本発明の電圧・電流変換回路をレーザダイオードのドライバ回路に用いる場合について述べたが、本発明の電圧・電流変換回路はレーザダイオードのドライバ回路への用途に限定されるわけではなく、種々の電圧・電流変換回路として使用できる。

【発明の効果】本発明によれば、電圧補正用回路、さらに望ましくは、電圧補正用電圧発生回路という簡単な回 30 路の付加で、電圧・電流変換回路の直線性を著しく向上させることができた。

【図面の簡単な説明】

【図1】図1は本発明の電圧・電流変換回路の第1の実施の形態の回路図である。

【図2】図2は図1に図解した電圧・電流変換回路の特性および従来の電圧・電流変換回路の特性を図示したグラフである。

【図3】図3は本発明の電圧・電流変換回路の第2の実施の形態の回路図である。

40 【図4】図4は背景技術としての電圧・電流変換回路の 回路図である。

【符号の説明】

1,1A,1B・・電圧・電流変換回路

10・・演算増幅回路

20・・カレントミラー型定電流源回路

30・・負帰還用信号線

40・・電圧補正用回路

Q2~Q3·・第2~第3のバイポーラトランジスタ

R2~R3・・第2~第3の抵抗器


50 50、・電圧補正用電圧発生回路

10


Q1·・第1のバイポーラトランジスタ

R0・・第1の抵抗器(電流・電圧変換用抵抗器)


【図1】




【図2】



【図3】



【図4】



フロントページの続き

F ターム(参考) 5J090 AA03 CA21 FA01 GN01 HA08

HA25 KA00 KA01 KA09 KA11

MA13 MA21 SA00 TA02

5J091 AA03 CA21 FA01 HA08 HA25

KA00 KA01 KA09 KA11 MA13

MA21 SA00 TA02 UW08

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.